

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-054006

(43)Date of publication of application : 25.02.1994

(51)Int.Cl.

H04L 27/20

(21)Application number : 04-206579

(71)Applicant : FUJITSU LTD

(22)Date of filing : 03.08.1992


(72)Inventor : OISHI YASUYUKI
TAKANO TAKESHI
FUKUDA EISUKE
MINOWA MORIHIKO

(54) TRANSMISSION POWER CIRCUIT

(57)Abstract:

PURPOSE: To reduce a time required from phase measurement till phase control operation and to prevent rapid operation of a Cartesian loop after the phase control with respect to the transmission power circuit in the digital radio system provided with a nonlinear distortion compensation circuit of a high output power amplifier.

CONSTITUTION: The circuit is provided with a phase difference measurement circuit 7 which applies orthogonal modulation to a demodulation base band signal into an intermediate frequency modulation wave possible for digital processing and directly measures the phase of the orthogonal modulation wave through phase quantization based on a master clock being an integral number of multiple of the intermediate frequency signal to measure a phase difference of the demodulation base band signal and with a phase control circuit 9 controlling a relative phase between a modulation carrier signal and a demodulation carrier signal via a phase shift circuit 5 based on the master clock so as to make the phase difference zero.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

BEST AVAILABLE COPY

This Page Blank (uspto)

A

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 6 - 5 4 0 0 6

(43) 公開日 平成6年(1994)2月25日

(51) Int. Cl.

H 0 4 L 27/20

識別記号

庁内整理番号

F I

技術表示箇所

Z 9297-5 K

C 9297-5 K

審査請求 未請求 請求項の数 1 0

(全 1 4 頁)

(21) 出願番号 特願平4-206579

(22) 出願日 平成4年(1992)8月3日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 大石 泰之

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 高野 健

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 福田 英輔

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74) 代理人 弁理士 茂泉 修司

最終頁に続く


(54) 【発明の名称】 送信電力回路

(57) 【要約】

【目的】 高出力電力増幅器の非線形歪補償回路を備えたデジタル無線方式における送信電力回路に関し、位相測定→位相制御動作に要する時間を短縮すると共に位相制御後のカルテシアンループの動作を急峻に行わせないようすることを目的とする。

【構成】 復調ベースバンド信号をデジタル処理が可能な中間周波数の変調波に直交変調し該直交変調波の位相を該中間周波数の整数倍のマスタクロックに基づき位相量子化により直接測定して該復調ベースバンド信号の位相差を測定する位相差測定回路7と、該位相差がゼロとなるように該マスタクロックに基づき該変調波搬送信号と該復調搬送波信号との相対位相を移相回路5を介して制御する位相制御回路9とを設けたもの。

本発明の原理図



【特許請求の範囲】

【請求項1】 直交する2つの変調入力ベースバンド信号をカルデシアン型歪補償回路(1)を通して直交変調器(2)で変調用搬送波信号(3)を変調し、該直交変調器(2)からの変調波信号を電力増幅器(4)で増幅して送信信号として出力すると共に、該変調用搬送波信号(3)を移相回路(5)で移相した復調用搬送波信号により該送信信号の一部を直交復調器(6)で直交検波して復調ベースバンド信号とし該歪補償回路(1)に与えることにより該変調入力ベースバンド信号の振幅及び位相歪みの双方を補償して該電力増幅器(4)による非線形歪みを除去する送信電力回路において、
該復調ベースバンド信号をディジタル処理が可能な中間周波数の変調波に直交変調し該直交変調波の位相を該中間周波数の整数倍のマスタクロック(8)に基づき位相量子化により直接測定して該復調ベースバンド信号の位相差を測定する位相差測定回路(7)と、
該位相差がゼロとなるように該マスタクロック(8)に基づき該変調用搬送波信号と該復調用搬送波信号との相対位相を該移相回路(5)を介して制御する位相制御回路(9)と、
を備えたことを特徴とする送信電力回路。

【請求項2】 該位相差測定回路(7)が、復調器出力ベースバンド信号を中間周波数の信号に変調する直交変調器と、該直交変調器の出力をディジタル信号に変換するリミッタアンプと、該中間周波数の整数倍のクロック信号で動作するカウンタと、このカウンタの出力値を該ディジタル信号の立ち上がりでラッチして位相角を示す信号に変換する回路と、該位相角信号を所定の位相測定タイミングに従ってラッチして位相角を出力する回路と、該位相角と予め設定した最適値との差を求める減算回路と、該減算回路の出力から補正移相量を求める演算回路と、該補正移相量を該位相差として位相設定タイミングに従って出力するゲート回路とで構成されていることを特徴とした請求項1に記載の送信電力回路。

【請求項3】 該位相制御回路(9)が、位相が90°ずれた2つの中間周波帯ローカル信号を発生する分周器と、該測定位相差をロード値として該中間周波数の整数倍のクロック信号により動作するプリセッtablカウンタと、該カウンタから出力される中間周波数信号を正弦波に変換するバンドパスフィルタと、該フィルタの出力を該分周器の出力をローカル信号として直流検波する直交復調器と、該直交復調器の高調波出力成分を除去する2つのロー・パス・フィルタとで構成されていることを特徴とした請求項2に記載の送信電力回路。

【請求項4】 該変調入力ベースバンド信号がバースト信号であり、ループ制御信号により該歪補償回路(1)が動作しない状態でバースト送信を開始させ、送信立ち上がり時の電力変化時に該位相差を該位相差測定回路(7)が測定し該移相回路(5)を最適値に設定したのち該歪補

償回路(1)を動作させる場合、該歪補償回路(9)が、変調信号と復調信号との差分信号に対して可変利得を与えて該変調信号に対する誤差信号を出力する可変利得増幅器と、ループ制御信号を滑らかに立ち上がらせ位相測定時には該可変利得増幅器の利得を最小にしておき位相制御後に滑らかに所定値まで利得を変化させる利得制御回路とで構成されていることを特徴とした請求項1乃至3のいずれかに記載の送信電力回路。

【請求項5】 該可変利得増幅器の前段に、アナログスイッチを設け、位相測定時には該アナログスイッチをオフとして該増幅器の利得を最小にしておき、位相設定時には該アナログスイッチをオンにしてその後の一定時間後から利得を滑らかに上げて行くことを特徴とした請求項4に記載の送信電力回路。

【請求項6】 該変調入力ベースバンド信号が連続信号であり、ループ制御信号により該歪補償回路(1)が動作しない状態でバースト時と同様の送信を開始させ、送信立ち上がり時の電力変化時に該位相差を該位相差測定回路(7)が測定し該移相回路(5)を最適値に設定したのち該歪補償回路(1)を動作させる場合、該位相差測定回路(7)が、信号点タイミングで1シンボルごとに位相測定を行い、得られた位相角の最適値からの偏差を積算する回路と、該積算値が予め設定した閾値を越えたことを判定する回路と、該判定回路の出力より該プリセッtablカウンタへのロード値を制御するゲート回路とで構成されていることを特徴とした請求項3に記載の送信電力回路。

【請求項7】 該積算回路が、位相測定を2シンボル毎に行うことを特徴とした請求項6に記載の送信電力回路。

【請求項8】 該積算回路が、所定時間毎に積算結果をリセットするタイマを有することを特徴とした請求項6又は7に記載の送信電力回路。

【請求項9】 該位相差測定回路(7)が、該直交変調器の出力とリミッタアンプとの間にバンドパス・フィルタを挿入したことを特徴とした請求項2に記載の送信電力回路。

【請求項10】 該誤差信号を該直交変調器の反転入力に加えることを特徴とした請求項4又は5に記載の送信電力回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は送信電力回路に関し、特に高出力電力増幅器の非線形歪補償回路を備えたディジタル無線方式における送信電力回路に関するものである。

【0002】 移動通信などのディジタル無線通信の分野では、特に周波数の有効利用の観点から線形変調方式が用いられる。一方、自動車電話、コードレス電話等移動通信端末は、低消費電力化への要求が益々強くなって来

ており、そのため移動通信端末で最も消費電力の大きな電力増幅器の出力効率を向上させることが重要となる。

【0003】しかし、電力増幅器を高効率増幅点で使用すると非線形歪が発生するので、前記の線形変調方式を利用してデジタル無線送信するためには、非線形歪補償回路を備えた送信電力回路が必要とされる。

【0004】

【従来の技術】図11は従来から知られている送信電力回路の構成例を示しており、図中、送信すべきデジタル入力信号は信号処理部（図示せず）によりベースバンドのアナログ信号である2つの直交信号（Q信号）と同相信号（I信号）とに変換された後、カルテシアン型歪補償回路1に供給されて歪補償を施した後、直交変調器3に送る。この直交変調器3では、ローカル信号としての変調用搬送波信号3を歪補償回路1の出力信号I、Qに対して直交変調し、この直交変調波信号（例えばQPSK変調波信号）を電力増幅器4で増幅して送信信号として出力する。

【0005】電力増幅器4から出力される送信信号は方向性結合器7によりその一部が取り出されて直交復調器6に送られる。この直交復調器6では、変調用搬送波信号3を移相回路5で移相した復調用搬送波信号を方向性結合器7からの送信信号により直交検波して復調ベースバンド信号I'、Q'とする。

【0006】そして、この復調ベースバンド信号I'、Q'を歪補償回路1に与えることにより歪補償回路1においては、差分 $I - I'$ 及び $Q - Q'$ をそれぞれ減算器1a、1bでとり、増幅器1c、1dでそれぞれ増幅した後、I信号及びQ信号とそれぞれ加算器1e、1fで加算（減算）して変調入力ベースバンド信号I、Qの振幅及び位相歪みの双方を補償する。即ち、電力増幅器4による非線形歪みに対応する歪みを予め発生しておくことにより送信信号中の歪みを除去している。

【0007】

【発明が解決しようとする課題】上記のような歪補償回路によるカルテシアンループが有効に動作するためには、変調器と復調器のローカル信号（変調用搬送波信号及び復調用搬送波信号）の位相が一致していなければならない、このための復調器のローカル位相を調整する移相器が必要となる。復調器の最適ローカル位相は、アンプの入力レベル、周波数、温度、経年変化等により大きく変化するため、常に最適値に合わせられるような可変移相器でなければならない。

【0008】カルテシアン型歪補償回路の問題点は、この移相器を最適に設定することが難しいということである。即ち、復調器のローカル位相が正しく設定されずにカルテシアンループを動作させると誤差信号が正しく帰還されないで、ループが発振することになり、移相器を設定するまでカルテシアンは動作できない。一方、移相器は、電力増幅器を動作させなければ復調位相が測定

出来ないために設定できない。

【0009】この問題を解決するために、送信開始時にカルテシアンループを動作させない状態で増幅器を動作させ、復調位相を測定・位相制御した後ループを動作させる方式が本出願人により別途出願されているが、この方式の場合、位相測定→位相制御動作に要する時間が長いと、歪補償回路を行っていない劣悪なスペクトラム特性の変調波が長時間出力されてしまうと共に位相制御後にカルテシアンループの動作を開始した時点で、変調信号に急峻な変化が生じ、スペクトラム特性を著しく劣化させてしまうというような問題点があった。

【0010】従って本発明は、直交する2つの変調入力ベースバンド信号をカルテシアン型歪補償回路を通して直交変調器で変調用搬送波信号を変調し、該直交変調器からの変調波信号を電力増幅器で増幅して送信信号として出力すると共に、該変調用搬送波信号を移相回路で移相した復調用搬送波信号により該送信信号の一部を直交復調器で直交検波して復調ベースバンド信号とし該歪補償回路に与えることにより該変調入力ベースバンド信号の振幅及び位相歪みの双方を補償して該電力増幅器による非線形歪みを除去する送信電力回路において、位相測定→位相制御動作に要する時間を短縮すると共に位相制御後のカルテシアンループの動作を急峻に行わせないようにすることを目的とする。

【0011】

【課題を解決するための手段及び作用】上記の目的を達成するため、本発明に係る送信電力回路は、図1に原理的に示すように、復調ベースバンド信号をデジタル処理が可能な中間周波数の変調波に直交変調し該直交変調波の位相を該中間周波数の整数倍のマスタクロック8に基づき位相量子化により直接測定して該復調ベースバンド信号の位相差を測定する位相差測定回路7と、該位相差がゼロとなるように該マスタクロック8に基づき該変調用搬送波信号と該復調用搬送波信号との相対位相を該移相回路5を介して制御する位相制御回路9とを備えている。

【0012】即ち、図1に示した本発明においては、直交復調器6から出力された復調ベースバンド信号I'、Q'を位相差測定回路7に与えてデジタル処理が可能な中間周波数の変調波に直交変調する。そして、この直交変調波の位相を該中間周波数の整数倍のマスタクロック8に基づき位相量子化により直接測定して復調ベースバンド信号I'、Q'の位相差を測定する。

【0013】そして、この測定した位相差は位相制御回路9に与えられ、この位相制御回路9では該位相差に基づきマスタクロック8による変調用搬送波信号3を移相させて直交復調器6に復調用搬送波信号として与えるための移相回路5を制御し、変調用搬送波信号3と復調用搬送波信号の位相差がゼロとなるように制御する。

【0014】このようにして中間周波数の1周期の時間

10

20

30

40

50

5

内で迅速な位相測定が可能となる。

【0015】また本発明では、位相差測定回路7を、復調器出力ベースバンド信号を中間周波数の信号に変調する直交変調器と、該直交変調器の出力をデジタル信号に変換するリミッタンプと、該中間周波数の整数倍のクロック信号で動作するカウンタと、このカウンタの出力値を該デジタル信号の立ち上がりでラッチして位相角を示す信号に変換する回路と、該位相角信号を所定の位相測定タイミングに従ってラッチして位相角を出力する回路と、該位相角と予め設定した最適値との差を求める減算回路と、該減算回路の出力から補正移相量を求める演算回路と、該補正移相量を該位相差として位相設定タイミングに従って出力するゲート回路とで構成することができる。

【0016】これにより高速のA/D変換器やD/A変換器を用いることなく測定位相角を求め、測定位相差の最適値からの偏差を検出して位相差の測定を行うことができる。

【0017】更に本発明では、位相制御回路9を、位相が90°ずれた2つの中間周波帯ローカル信号を発生する分周器と、該測定位相差をロード値として該中間周波数の整数倍のクロック信号により動作するプリセッtablカウンタと、該カウンタから出力される中間周波数信号を正弦波に変換するバンドパスフィルタと、該フィルタの出力を該分周器の出力をローカル信号として直流検波する直交復調器と、該直交復調器の高調波出力成分を除去する2つのロー・パス・フィルタとで構成することができる。

【0018】これにより、上記の中間周波数信号の位相差を $2\pi/n$ [rad] (nは整数) に細分化し調整できるプリセッtablカウンタ (可変分周器) 出力をバンドパスフィルタにより正弦波に整形し、これを直交復調器により検波し、その同相・直交信号の高調波成分をローパスフィルタにより除去して、移相回路5に対する位相制御信号を与える。従って、cos, sinの関数テーブル (ROM) が不必要となる。

【0019】更に本発明では、上記の変調入力ベースバンド信号がバースト信号であり、ループ制御信号により歪補償回路1が動作しない状態でバースト送信を開始させ、送信立ち上がり時の電力変化時に該位相差を該位相差測定回路7が測定し該移相回路5を最適値に設定したのち該歪補償回路1を動作させる場合には、該歪補償回路1を、変調信号と復調信号との差分信号に対して可変利得を与えて該変調信号に対する誤差信号を出力する可変利得増幅器と、ループ制御信号を滑らかに立ち上げらせ位相測定時には該可変利得増幅器の利得を最小にしておき位相制御後に滑らかに所定値まで利得を変化させる利得制御回路とで構成することができる。

【0020】即ち、歪補償回路1をループ接続する時の急峻な変化を無くすために、可変利得増幅器を用いてカ

6

ルテシアンループのループゲインを決定している。この利得をループ制御信号によって指定されたループOFF時には最小にしておき、復調器位相の測定・修正値設定後に、徐々に利得を上げて所定値に設定することにより、カルテシアンループを滑らかに接続する。これにより、カルテシアンループのON/OFFに伴うスペクトラム特性の劣化を実用上問題とならないレベルに抑えることができると共に図2に示すように、送信中のループ制御が可能となり、バースト動作においては1バースト目からカルテシアン歪補償動作を行うことができる。

【0021】更に本発明では、該可変利得増幅器の前端に、アナログスイッチを設け、位相測定時には該アナログスイッチをオフとして該増幅器の利得を最小にしておき、位相設定時には該アナログスイッチをオンにしてその後の一定時間後から利得を滑らかに上げて行くようにすることもでき、可変利得増幅器の利得可変範囲によって決まるループOFF状態での最小利得を更に小さく抑えることができる。

【0022】更に本発明では、変調入力ベースバンド信号が連続信号であり、ループ制御信号により該歪補償回路1が動作しない状態でバースト時と同様の送信を開始させ、送信立ち上がり時の電力変化時に該位相差を該位相差測定回路7が測定し該移相回路5を最適値に設定したのち該歪補償回路1を動作させる場合には、該位相差測定回路7を、信号点タイミングで1シンボルごとに位相測定を行い、得られた位相角の最適値からの偏差を積算する回路と、該積算値が予め設定した閾値を越えたことを判定する回路と、該判定回路の出力より該プリセッtablカウンタへのロード値を制御するゲート回路とで構成することができる。

【0023】即ち、バースト動作では、図2に示したように1バーストの時間が通常数msec〜数10msec以下なので、バースト送信立ち上がり時に測定・修正した復調器位相で問題ないが、連続送信では増幅器の温度変化等による位相歪の変化が無視できないため、送信中にも位相変化を検出し常に最適位相にトラッキングする必要がある。

【0024】このトラッキングでは、変調波の位相軌跡が符号によって変化し、直交復調器6のローカル信号 (復調用搬送波信号) の測定誤差が増加するため、平均化作用が必要となる。上記の場合には図3(a)に示すように、1シンボル毎に測定した位相が最適信号点 ($\pm 22.5^\circ$, $\pm 67.5^\circ$, $\pm 112.5^\circ$, $\pm 157.5^\circ$ の8点) からどちらの方向にずれているかの偏差を検出し、これを積算回路で積算する。そして、この積算値が予め設定した閾値を超えたときに、移相回路5への制御電圧を修正する。この操作を繰り返すことにより復調器位相を最適に保つので、送信中の位相微調によってスペクトラムが劣化することはない。

【0025】また上記の積算回路での位相測定を2シン

ボル毎に行うこともできる。これは、 $\pi/4$ ・シフトQPSKでは隣の信号点への遷移がないことを利用して位相測定マージンを大きくするためである。

【0026】即ち、図3(a)の場合には、 $\pm 12.5^\circ$ が測定限界となり、それ以上のズレは間違えて積算されるが、この場合には同図(b)に示すように、最適信号点は($+22.5^\circ$, $+112.5^\circ$, -157.5° , -67.5°)の4通りか、($+67.5^\circ$, $+157.5^\circ$, -112.5° , -22.5°)の4通りかの2つの場合になり、 $\pm 45^\circ$ のより大きな測定マージンが得られる。

【0027】更に本発明では、上記の積算回路を一定時間毎にリセットすることにより、測定誤差の累積による不要な位置修正を避けることができる。

【0028】更に本発明では、位相差測定回路7を、直交変調器の出力とリミッタンプとの間にルートロールオフ特性あるいは疑似ルートロールオフ特性を有するバンドパス・フィルタを挿入すれば、中間周波数の直交変調波をロールオフ特性にして信号点の位相を確定させる。これにより、ルートロールオフ変調波で本発明の位相制御を行うときの測定誤差を小さくすることができる。

【0029】更に本発明では、上記の可変利得増幅器から得られる誤差信号を直交変調器2の反転入力に加えるようにしてもよく、これにより誤差信号を変調信号から引く減算器を省略することができる。

【0030】

【実施例】図4は図1に示した本発明に係る送信電力回路に用いられる位相差測定回路の実施例を示したもので、この実施例では、位相差測定回路7は、復調器出力ベースバンド信号を中間周波数の信号に変調する直交変調器71と、該直交変調器71の出力をデジタル信号に変換するリミッタンプ72と、該中間周波数の整数倍のクロック信号70で動作するカウンタ73と、リミッタンプ72から出力されるデジタル信号の立ち上がりを検出する立ち上がり検出部74と、カウンタ73の出力値を立ち上がり検出部74からの該デジタル信号の立ち上がりでラッチして位相角を示す信号に変換するラッチ回路75と、該位相角信号を所定の位相測定タイミングに従ってラッチして位相角を出力する回路76と、該位相角と予め設定した最適値との差を求める減算回路77と、該減算回路77の出力から補正移相量を求める演算回路78と、該補正移相量を該位相差として位相設定タイミングに従って出力するゲート回路79とで構成されている。

【0031】また、直交変調器71はマスタクロック8を2つの直交する信号(0° 及び 90°)に分周する分周器71aと、この分周器71aの出力信号と復調ベースバンド信号I'及びQ'とを乗算するミキサ71b及び71cと、これらミキサ71b及び71cの出力信号

を加算して中間周波数信号 f_{IF} を出力する加算器71dとを備えている。

【0032】この位相差測定回路においては、直交復調器6(図1参照)から出力された復調ベースバンド信号I', Q'を直交変調器71でデジタル処理が可能な中間周波数の変調波信号 f_{IF} に直交変調する。そして、この直交変調波 f_{IF} をリミッタンプ72でデジタル信号に変換してその立ち上がりを検出部74で検出する。また、該中間周波数の整数倍 $n \times f_{IF}$ のマスタクロック8をカウンタ73でカウントし、このカウント値を直交変調波 f_{IF} のデジタル信号の立ち上がり位相、即ち直交復調器6の復調搬送波位相角をラッチ回路75でラッチし、更に位相測定タイミング信号によりラッチ回路76で測定位相角としてラッチ出力する(位相量子化)。

【0033】この後、測定位相角は減算回路77で測定位相角の最適値からの偏差 $A-B$ が検出され、この偏差 $A-B$ が演算回路78を経てゲート回路79で位相設定タイミング信号により位相差が出力されることとなる。

【0034】尚、上記の演算回路78は、図5に示すように、相対値で最適な位相を得るため、同図(a)に示す如く負の入力信号に対して「+1」を与えることにより“0”付近でのチャタリング動作を防ぐもので、その回路構成例は同図(b)に示すような6ビット全加算器($m=6$ のとき)を用いることができる。

【0035】また、図4に点線で示したバンドパスフィルタBPFは直交変調器71の出力とリミッタンプとの間に挿入されるルートロールオフ特性を有するフィルタであり、これを挿入すれば、中間周波数の直交変調波をロールオフ特性にして信号点の位相を確定させ、以てルートロールオフ変調波で本発明の位相制御を行うときの測定誤差を小さくすることができる。

【0036】図6は図1に示した本発明に係る送信電力回路に用いられる位相制御回路9の実施例を示したもので、この実施例では、位相が 90° ずれた2つの中間周波数ローカル信号を発生する分周器91と、図4の位相差測定回路により測定された位相差をロード値として中間周波数の整数倍のクロック信号8により動作するプリセッタブルカウンタ(可変分周器)92と、該カウンタ92から出力される中間周波数信号を正弦波に変換するバンドパスフィルタ93と、該フィルタ93の出力を該分周器91の出力をローカル信号として直流検波する直交復調器94と、該直交復調器94の高調波出力成分を除去する2つのロー・パス・フィルタ95, 96とで構成されている。

【0037】このような位相制御回路9においては、上記の中間周波数信号の位相差をマスタクロック8に基づきプリセッタブルカウンタ92において $2\pi/n$ (rad)(n は整数)に細分化し調整し、更にバンドパスフィルタ93により正弦波に整形した後、これを直交復調

器94により検波し、その同相・直交信号の高調波成分をローパスフィルタ95、96により除去して、移相回路5に対する \cos 、 \sin の位相制御関数信号を与える。

【0038】図7は図1に示した歪補償回路の実施例を示したものであり、この歪補償回路は、上記の変調入力ベースバンド信号がバースト信号であり、ループ制御信号により歪補償回路1が動作しない状態でバースト送信を開始させ、送信立ち上がり時の電力変化時に該位相差を該位相差測定回路7が測定し該移相回路5を最適値に設定したのち該歪補償回路1を動作させる場合を前提としている。

【0039】このため、図7(a)に示した歪補償回路1の場合には、変調信号と復調信号との差分信号を求める減算器11(I側)、14(Q側)と、該差分信号に対して可変利得を与えて該変調信号に対する誤差信号を出力するFET12、15及び演算増幅器13、16で構成された可変利得増幅器と、ループ制御信号を滑らかに立ち上がらせ位相測定時には該可変利得増幅器の利得を最小にしておき位相制御後に滑らかに所定値まで利得を変化させる利得制御回路17とで構成している。そして、この利得制御回路17は、ループ制御信号を処理するカウンタ17aとROM17bとD/A変換器17cとロー・パス・フィルタ17dとをこの順に直列接続したものである。

【0040】この歪補償回路1においては、図2に示したように、ループ制御信号によって指定されたループOFF時には可変利得増幅器12、13及び15、16の利得を最小にしておき、ループONとなってループ接続される時の急峻な変化を無くすために、利得制御回路17により徐々に利得を上げて所定値に設定することにより、カルテシアンループを滑らかに接続している。

【0041】また、この利得制御回路17としては、図7(b)に示すように、抵抗RとコンデンサCによる時定数回路を用いてFET12、15のゲート電圧を制御してもよい。但し、同図ではI側のみが示されている。

【0042】更に、この歪補償回路1の実施例としては、図8に示すように、I側の可変利得増幅器を構成するFET12(及び図示していないがQ側の可変利得増幅器を構成するFET15)の前段、即ちドレイン側にアナログスイッチ18を設け、位相測定時には該アナログスイッチ18をオフとしてFET12の利得を最小にしておき、位相設定時には該アナログスイッチ18をオンにしてその後の一定時間後から利得を滑らかに上げて行くようにしている。これにより、可変利得増幅器の利得可変範囲によって決まるループOFF状態での最小利得を更に小さく抑えることができる。

【0043】上記のようなバースト動作では、図2に示したように1バーストの時間が通常数 msec ~数10 msec 以下なので、バースト送信立ち上がり時に測定

・修正した復調器位相で問題ないが、連続送信では増幅器の温度変化等による位相差の変化が無視できないため、送信中にも位相変化を検出し常に最適位相にトラッキングする必要がある。

【0044】そこで、変調入力ベースバンド信号が連続信号であり、ループ制御信号により該歪補償回路1が動作しない状態でバースト時と同様の送信を開始させ、送信立ち上がり時の電力変化時に該位相差を該位相差測定回路7が測定し該移相回路5を最適値に設定したのち該歪補償回路1を動作させる場合には、図9に示すように、位相差測定回路7を、図4に示したラッチ回路76から信号点タイミングで1シンボルごとに測定位相角を受けその最適値との偏差を検出する偏差検出部(DET)81と、該偏差を積算するアップダウンカウンタ82と、該カウンタ82の積算値が予め設定した閾値 $+N$ 、 $-N$ を越えたか否かをそれぞれ判定する回路83、84と、該判定回路83、84の出力より該プリセットブルカウンタ92(図6参照)へのロード値を制御するゲート回路85とで構成されている。

【0045】このトラッキングでは、変調波の位相軌跡が符号によって変化し、直交復調器6のローカル信号(復調用搬送波信号)の測定誤差が増加するため、平均化作用が必要となる。上記の場合には図3(a)に示すように、1シンボル毎に測定した位相が最適信号点($\pm 22.5^\circ$ 、 $\pm 67.5^\circ$ 、 $\pm 112.5^\circ$ 、 $\pm 157.5^\circ$ の8点)からどちらの方向にずれているかの偏差を偏差検出部81で検出し、これを積算回路としてのアップダウンカウンタ82で積算する。そして、この積算値が判定回路83、84に予め設定された閾値 $+N$ 、 $-N$ を超えたときに、移相回路5への制御電圧を修正し、アップダウンカウンタ82を、判定回路83、84に接続されたORゲート86、87を介して中央値にリセットする。この操作を繰り返すことにより復調器位相を最適に保つので、送信中の位相微調によってスペクトラムが劣化することはない。

【0046】また上記の積算回路での位相測定を2シンボル毎に行うこともできる。これは、 $\pi/4$ ・シフトQPSKでは隣の信号点への遷移がないことを利用して位相測定マージンを大きくするためである。

【0047】即ち、図3(a)の場合には、 $\pm 12.5^\circ$ が測定限界となり、それ以上のズレはアップダウンカウンタ82において間違つて積算されるが、この場合には同図(b)に示すように、最適信号点は($+22.5^\circ$ 、 $+112.5^\circ$ 、 -157.5° 、 -67.5°)の4通りか、($+67.5^\circ$ 、 $+157.5^\circ$ 、 -112.5° 、 -22.5°)の4通りかの2つの場合になり、 $\pm 45^\circ$ のより大きな測定マージンが得られる。

【0048】更に図9において、上記のアップダウンカウンタ82をループ制御信号を用いてタイマ88により一定時間毎にリセットすることにより、測定誤差の累積

による不要な位置修正を避けることができる。

【0049】図7及び図8に示した直交変調器2へのI側及びQ側出力信号は、図11に示した従来例の場合と同様に加算器(減算器)1e, 1fを用いて与えられているが、図10に示すように、可変利得増幅器の演算増幅器13, 16から得られる誤差信号を直交変調器2の反転入力に加えるようにしてもよく、これにより誤差信号を変調信号から引く減算器を省略することができる。

【0050】

【発明の効果】以上説明したように本発明に係る送信電力回路によれば、復調ベースバンド信号をディジタル処理が可能な中間周波数の変調波に直交変調し該直交変調波の位相を該中間周波数の整数倍のマスタクロックに基づき位相量子化により直接測定して該復調ベースバンド信号の位相差を測定する位相差測定回路と、該位相差がゼロとなるように該マスタクロックに基づき該変調搬送波信号と該復調搬送波信号との相対位相を移相回路を介して制御する位相制御回路とを設けたので、パースト・連続送信に関わらず常に直交復調器へのローカル信号の位相を直交変調器へのローカル信号に対して最適に制御することが可能となる。


【図面の簡単な説明】

【図1】本発明に係る送信電力回路を概念的に示したブロック図である。

【図2】本発明に係る送信電力回路のループ制御動作を説明するための波形図である。

【図3】本発明に係る送信電力回路による位相軌跡を説

【図2】



明する為の図である。

【図4】本発明に係る送信電力回路に用いる位相差測定回路の実施例を示したブロック図である。

【図5】位相差測定回路に用いる演算回路の実施例を示した図である。

【図6】本発明に係る送信電力回路に用いる位相制御回路の実施例を示したブロック図である。

【図7】本発明に係る送信電力回路に用いる歪補償回路の実施例を示した回路図である。

10 【図8】本発明に係る送信電力回路に用いる歪補償回路の他の実施例を示した回路図である。

【図9】本発明に係る送信電力回路に用いる位相差測定回路の他の実施例を示したブロック図である。

【図10】本発明に係る送信電力回路に用いる歪補償回路の他の実施例を示した回路ブロック図である。

【図11】従来の構成例を示したブロック図である。


【符号の説明】

- 1 歪補償回路
- 2 直交変調器
- 3 変調搬送波信号
- 4 電力増幅器
- 5 移相回路
- 6 直交復調器
- 7 位相差測定回路
- 8 マスタクロック
- 9 位相制御回路

図中、同一符号は同一または相当部分を示す。


【図3】

本発明による位相測定を説明する図




【図1】

本発明の原理図




【図6】

位相制御回路の実施例



位相差測定回路の実施例

【図4】




【図5】

演算回路の実施例

(a) $m=6$ の場合の演算回路動作



入 力	出 力
3 1	3 1
3 0	3 0
∧	∧
1	1
0	0
-1	0
-2	-1
∧	∧
-3 1	-3 0

(b) 演算回路構成例 (6ビット全加算器)




【図7】

歪補償回路の実施例




【図8】

歪補償回路の他の実施例




【図9】

位相差測定回路の他の実施例




【図10】

歪補償回路の他の実施例（I側のみ）



【図11】

従来例



フロントページの続き

(72)発明者 箕輪 守彦
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

nis Page Blank (uspto)

This Page Blank (uspto)